RISC V Developers Forum

7 декабря, Москва


ДО НАЧАЛА:

{dnn}
{dl}
{hnn}
{hl}
{mnn}
{ml}
{snn}
{sl}

О КОНФЕРЕНЦИИ

Все мы является свидетелями того, как новые процессорные архитектуры завоевывают рынок. Предыдущая смена лидеров произошла на волне развития рынка мобильных телефонов и персональных гаджетов. На той волне поднялся ARM и сейчас укрепляет свои лидирующие позиции.

Следующая смена лидеров возможна на волне развития рынка Интернета вещей, который предъявляет еще более жесткие требования к энергопотреблению и требует принципиально новых подходов к ценообразованию.

Одним из главных претендентов на лидерство в ближайшие годы станет архитектура RISC V. Она во многом схожа с ARM, что снижает барьер технического освоения, при этом имеет рад особенностей, направленных главным образом на снижение энергопотребления.

Но главное, что технология распространяется на принципиально иных условиях, ее использование не требует оплаты дорогостоящих лицензий, как в случае с ARM. Это существенно облегчает запуск множества проектов с ограниченными бюджетами и позволяет добиваться значительного снижения цен, что особенно важно для массовых применений на рынке Интернета вещей.

Конечно, RISC V будет применяться и на рынках мобильных персональных устройств и на рынке стационарного оборудования. Сейчас сложно сказать, как будет выглядеть распределение долей между традиционными и новыми архитектурами через несколько лет, но скорее всего, доля RISC V будет большой и будет расти.

Экосистема партнеров RISC V (https://riscv.org) быстро расширяется уже сейчас. Всего год назад насчитывалось всего несколько компаний, сегодня это уже десятки именитых игроков мирового рынка.

Мы проводим конференцию RISC V Developers Forum вместе с российской компанией Syntacore, которая стояла у истоков экосистемы RISC V Foundation и одной из первых предложила коммерческие решения на базе этой архитектуры.

УЧАСТНИКИ КОНФЕРЕНЦИИ

  • более 100 человек: разработчики, руководители отделов, менеджеры проектов, технические директора, руководители компаний
  • 50-70 компаний: разработчики микросхем, разработчики модулей и оборудования, разработчики ПО

ДОКЛАДЧИКИ КОНФЕРЕНЦИИ


АЛЕКСАНДР РЕДЬКИН 

Syntacore

Генеральный директор  


ПАВЕЛ ХАБАРОВ 

Syntacore

Ведущий инженер по разработке аппаратного обеспечения 

МИХАИЛ НЕФЕДОВ

Syntacore

Ведущий разработчик системного программного обеспечения  

АЛЕКСАНДР КОЗЛОВ

CloudBEAR

Технический директор



СВЕТЛАНА КАЗАЧЕНКО

Cortus

Представитель компании в России



ЕВГЕНИЙ ЛИВЕНЦЕВ

НИУ МИЭТ

 (Институт МПСУ)

Старший преподаватель, инженер-электроник

АНДРЕЙ ТАТАРНИКОВ 

Федеральное государственное бюджетное учреждение науки "Институт системного программирования им. В.П. Иванникова" Российской академии наук


Младший научный сотрудник, ведущий разработчик MicroTESK

ПРЕДВАРИТЕЛЬНАЯ ПРОГРАММА

09-00 – 10-00 Регистрация участников

10-00 – 11-30


Открытая архитектура и экосистема RISC-V: предпосылки создания, компании-участники, принципы организации и цели консорциума RISC-V, совместимые open-source имплементации, решения компаний.

Докладчик: Александр Редькин, Syntacore, генеральный директор.


Технический обзор системы команд RISC-V: модульная структура, расширяемость, состояние стандартизации и планы развития.

Докладчик: Павел Хабаров, Syntacore, ведущий инженер по разработке аппаратного обеспечения.

11-30 – 12-00 Кофе-брейк

12-00 – 13-30


Программная инфраструктура RISC-V: актуальное состояние, инструменты разработчика, ПО с открытым кодом.

Докладчик: Михаил Нефедов, Syntacore, ведущий разработчик системного ПО.


Семейство RISC-V совместимого процессорного IP компании Syntacore, ядро SCR1 с открытым кодом.

Докладчик: Павел Хабаров, Syntacore, ведущий инженер по разработке аппаратного обеспечения.


Компактное ядро APS3V компании Cortus.

Докладчик: Светлана Казаченко, представитель компании Cortus в России.

13-30 – 14-30 Обед

14-30 – 16-30


Процессорные ядра компании CloudBEAR на базе системы команд RISC-V.

Докладчик: Александр Козлов, CloudBEAR, технический директор.


Открытая платформа на основе процессорного ядра с архитектурой RISC-V для встраиваемых информационно-управляющих систем.

Докладчик: Евгений Ливенцев, НИУ МИЭТ, Институт МПСУ, старший преподаватель, инженер-электроник.


Генератор тестовых программ MicroTESK for RISC-V.

Докладчик: Андрей Татарников, младший научный сотрудник, ведущий разработчик MicroTESK, Федеральное государственное бюджетное учреждение науки "Институт системного программирования им. В.П. Иванникова" Российской академии наук.


Системы управления прецизионным электроприводом на микропроцессорах RISC-V.

Ожидаем подтверждения докладчика.


Приглашаем докладчиков с проектами систем на микропроцессорах RISC V (1 слот)

16-30 – 17-00 Кофе-брейк

17-00 – 18-00


Панельная дискуссия с участием всех докладчиков. Основные темы:

  • Области применения процессоров RISC-V, позиционирование на рынке
  • Конкуренция RISC-V и ARM
  • Основные выгодополучатели в экосистеме RISC-V
  • Разработка доверенных решений на архитектуре RISC-V
  • Поддержка решений в цепочке IP-вендоры – разработчики процессоров – разработчики оборудования
  • Участие российских компаний в экосистеме RISC-V

Бизнес-отель "Бородино",  зал "Ермолов-Тучков",

г. Москва,  ул. Русаковская, дом 13, строение 5

ЗАЯВКА НА УЧАСТИЕ

RISC V Developers Forum


Стоимость участия в конференции 

11 500 руб. 

(для участников предыдущих мероприятий Центра Современной Электроники скидка 20%, 

при заключении Годового договора 30%)


В стоимость участия входит:


Два кофе-брейка 

Обед 

Сборники печатных материалов конференции

Материалы конференции в электронном виде

Место проведения:

г. Москва, бизнес-отель «Бородино», ул. Русаковская, дом 13, строение 5, зал "Ермолов-Тучков", 3 этаж.

Дата:

7 декабря 2017 года

Время:

Начало конференции в 10.00

Окончание в 18.00

Регистрация участников с 9.00

Организатор конференции 

forum@sovel.org

+7 (916) 917-16-11 +7 (495) 280-04-19

контактное лицо: Ольга Бойко, менеджер по организации мероприятий